瞻芯電子與浙江大學聯合發表10kV SiC MOSFET研發成果，助力高壓應用技術革新

6月4日，中國領先的碳化硅(SiC)功率器件與IC解決方案供應商——瞻芯電子，在第37屆國際功率半導體器件和集成電路研討會（ISPSD 2025）上，與浙江大學以大會全體報告的形式聯合發表了10kV等級SiC MOSFET的最新研究成果，受到了各界廣泛關注。

圖1：本次10kV SiC MOSFET技術報告發布現場

ISPSD會議是IEEE旗下的功率半導體旗艦會議，為功率器件領域的頂級國際學術會議，議題涵蓋了功率半導體器件、功率集成電路、功率集成、工藝、封裝和應用等多個領域，被譽為功率半導體器件和集成電路領域的“奧林匹克會議”。本屆ISPSD會議在日本九州島熊本縣舉辦，匯聚展示了全球功率半導體器件領域的最新研究成果。本屆會議共收到投稿350篇，錄用176篇，其中遴選58篇成果以大會全體報告方式發布，占比僅為16.6%。本篇論文的發表，彰顯了瞻芯電子在SiC功率器件領域的創新引領地位。相關工作成果同時被半導體器件領域頂級學術期刊——IEEE Transactions on Electron Devices接收，即將發表。

關于10kV SiC MOSFET芯片

10kV等級SiC MOSFET器件在下一代智能電網、高壓大容量功率變換系統等領域有廣闊的應用場景。但受困于材料及工藝成熟度問題，早期的相關工作多局限于芯片功能展示，芯片面積普遍較小，通流能力較差。如何進一步增加芯片面積，并保持良好的芯片制造良率和可制造性，一直是學術界和產業界面臨的巨大挑戰。

圖2：本次10kV SiC MOSFET晶圓探針測試環境

本次發表的10kV等級SiC MOSFET芯片，基于浙江瞻芯SiC晶圓廠的第三代平面柵工藝平臺生產，單芯片尺寸達到10mm x 10mm，單芯片導通電流接近40A，擊穿電壓超過12kV，為目前公開發表的最大尺寸10kV等級SiC MOSFET芯片。芯片核心性能指標，比導通電阻（Ron.sp）小于120mΩ·cm² ，接近SiC材料的理論極限。在芯片制造層面，芯片采用高能離子注入工藝，配合窄JFET區域設計，有效解決了高壓SiC器件在擊穿電壓和導通電阻之間的矛盾。在芯片設計層面，芯片優化了高壓終端結構，極大地提升了芯片終端效率并降低了制造難度。

圖3：本次成果與歷史成果對比（黃色虛線為SiC材料理論極限）

本項工作通過上述一系列工藝和設計創新，實現了更大芯片尺寸、更大通流能力、更高良率水平的10kV SiC MOSFET技術，將提升下一代智能電網、高壓大容量功率變換系統的應用潛力，為高壓固態變壓器、高壓直流斷路器等場景的應用革新提供了堅實支撐。該技術不僅有望推動相關產業鏈的升級，同時有助于提升能源利用效率，促進綠色能源的普及應用，為社會的可持續發展貢獻力量。

本項目得到了國家重點研發計劃項目（2023YFB3609503）支持。